패키징이 AI 가속기의 상한을 정한다: 반도체 후공정이 무게중심이 된 이유
반도체 제조는 둘로 나뉜다. 웨이퍼에 트랜지스터를 새기는 전공정, 그리고 완성된 다이를 자르고 쌓고 잇고 검사해 패키지로 만드는 후공정이다. 이름 그대로 후공정은 오랫동안 전공정 뒤에 붙는 저부가 보조 단계로 취급됐다. 지금은 다르다. 2026년 AI 하드웨어의 공급량을 정하는 결정적 제약은 전공정의 웨이퍼 착공이 아니라 후공정의 패키징 할당이다. 전공정의 최첨단 노드 역시 매진이지만, 지금 추가로 한도를 거는 제약은 패키징 쪽이다. 엔비디아 GPU가 모자란 데는 로직 다이를 못 찍어서보다, 그 다이를 메모리와 한 덩어리로 묶을 패키징 자리가 없는 쪽이 더 크게 작용한다.
후공정의 부품들: 무엇이 무엇인가
후공정의 핵심은 "여러 다이를 어떻게 한 패키지 안에 가깝게 붙이느냐"다. 가까울수록 다이 사이를 오가는 신호가 빠르고 전력 효율이 좋다. 방식은 크게 나란히 붙이는 2.5D와 위로 쌓는 3D로 갈린다.
| 구성요소 | 무엇인가 | 핵심 기술 |
|---|---|---|
| 2.5D — CoWoS | 로직 다이와 HBM을 실리콘 인터포저 위에 나란히 얹고, 인터포저를 관통하는 TSV(실리콘관통전극)로 잇는다. AI 가속기의 표준 패키지 | 실리콘 인터포저 + TSV |
| 3D — 하이브리드 본딩(SoIC) | 다이를 위로 쌓되, 솔더 돌기(마이크로범프) 없이 구리와 구리를 직접 접합한다. 양산 피치 6µm로 마이크로범프(30~40µm)보다 선폭을 약 5~7배 좁혔다. TSMC는 이를 면적당 상호연결 밀도 약 100배로 제시한다 | 무솔더 Cu-Cu 직접 접합 |
| HBM | DRAM 다이를 수직으로 쌓고 TSV로 관통 연결해 대역폭을 끌어올린 메모리. 그 자체가 3D 적층(후공정)의 산물 | DRAM 수직 적층 + TSV |
| 칩렛(chiplet) | 큰 칩을 기능별 작은 다이로 쪼개 따로 만든 뒤 패키지에서 다시 잇는다. 잇는 규격이 개방 표준 UCIe(2022년 인텔·AMD·TSMC·삼성·Arm 등 설립) | 다이-투-다이 표준 연결 |
| 테스트 | 쌓기 전에 양품 다이(KGD)를 골라낸다. 불량을 쌓으면 멀쩡한 다이까지 함께 버려지므로, 적층이 늘수록 테스트 부담이 커진다 | KGD 선별 |
표 출처: CoWoS 구조 — WikiChip(TSMC) / 하이브리드 본딩 피치·밀도 — TSMC SoIC 발표(경유 Tom's Hardware) / UCIe — UCIe 컨소시엄 / 기준일 2026-06. '약 100배'는 TSMC가 제시한 면적당 밀도 기준이며, 본문의 선형 피치(6µm vs 30~40µm)는 5~7배 비율이다.
이 부품들은 따로 노는 게 아니라 한 패키지 안에서 겹친다. 엔비디아 AI 가속기 한 장은 CoWoS 인터포저 위에 로직 다이와 여러 개의 HBM 스택을 나란히 얹고, 그 HBM 각각은 내부에서 DRAM을 3D로 쌓아 만든 것이다. 후공정은 이 모든 결합이 일어나는 자리다.
왜 후공정이 성능의 엔진이 됐나
답은 전공정 쪽 사정에 있다. 수십 년간 성능은 트랜지스터를 더 작게 만들어서, 즉 무어의 법칙으로 얻었다. 그 미세화의 비용과 난도가 한계에 부딪히자 업계 표준 로드맵(IRDS)이 축을 옮겼다. 밀도 향상을 트랜지스터 자체가 아니라 시스템 통합, 칩렛과 3D 패키징에서 얻겠다는 "More than Moore"다.
여기서 결정적인 기술이 하이브리드 본딩이다. 종전에는 다이와 다이를 솔더 돌기(마이크로범프)로 이었고 그 간격이 30~40µm였다. 하이브리드 본딩은 돌기를 없애고 구리를 구리에 직접 붙여 양산 피치를 6µm까지 좁혔다. TSMC 로드맵은 2029년 4.5µm, 'SoIC-Next'는 2027년 3µm를 목표로 잡았다.
이 밀도가 중요한 이유는 다이 사이의 '배선'이 칩 내부 배선 밀도에 가까워지기 때문이다. 충분히 촘촘해지면 위아래로 쌓인 두 다이는 사실상 하나의 칩처럼 동작한다. 칩과 패키지의 경계가 흐려진다. 전공정이 트랜지스터를 줄여 얻던 밀도 향상을, 이제 후공정이 다이를 쌓아 이어받는다. 통합이 성능이 됐다. 이 글의 마진·병목·통제 이야기는 모두 이 한 메커니즘의 귀결이다. 경계가 사라지자 성능을 흡수한 그 통합 단계로 돈과 병목과 레버리지가 함께 빨려든다.
다만 이 엔진에도 브레이크가 있다. 다이를 위로 쌓을수록 단위 부피당 열밀도가 치솟는다. 적층 단수의 실질 상한은 본딩 피치보다 발열을 빼내는 능력이 먼저 정한다. 통합이 성능을 끌어올리는 만큼, 다음 벽은 열이다.
마진은 메모리로 흘렀다
성능의 엔진이 옮겨가면 마진도 같이 이동한다. 어드밴스드 패키징 시장은 2024년 약 450억 달러에서 2030년 약 794억 달러로 커질 전망이고, 그중 2.5D/3D가 연 20% 이상으로 가장 빠르게 확대될 것으로 본다(Yole 전망). TSMC의 어드밴스드 패키징 매출도 연 약 80% 속도로 늘고 있다. 아직 전체 매출에서 차지하는 비중은 작지만, 가장 빠르게 크는 축이다.
더 선명한 건 메모리 쪽이다. HBM은 일반 DRAM보다 훨씬 높은 마진을 내고, 2026년까지 가격을 선계약한 채 매진 상태다. 그 결과가 SK하이닉스의 2026년 1분기 실적이다.
| 지표 (SK하이닉스 2026 1Q) | 수치 | 지위 |
|---|---|---|
| 매출 | 약 52.6조 원 (사상 최대) | 확정 실적 |
| 영업이익 | 약 37.6조 원 (영업이익률 72%) | 확정 실적 |
| 비교 | 1분기 영업이익 > 2024년 연간 영업이익(약 23.5조) | 확정 실적 |
| HBM 주문 | 향후 3년 계획 생산능력을 이미 초과 | 회사 발표 |
표 출처: SK하이닉스 2026년 1분기 실적발표(경유 CNBC·ninescrolls), 기준일 2026-04-23.
한 분기 영업이익이 2년 전 한 해 영업이익을 넘었다. 메모리 회사를 이렇게 만든 건 트랜지스터 미세화만이 아니다. DRAM 셀 미세화(전공정) 위에 다이를 쌓아 대역폭을 끌어올린 통합, 곧 HBM이 결정적이었다. HBM은 전공정과 후공정의 합작이고, 새로 더해진 가치의 무게중심이 적층 쪽으로 쏠렸다.
공급의 상한은 패키징 할당이 정한다
마진이 통합 단계로 가는 동안 공급의 상한도 그쪽에서 정해지게 됐다. AI 가속기를 더 만들려면 CoWoS 패키징 자리가 있어야 하는데, 그 자리가 모자란다.
| 항목 | 수치 | 지위 |
|---|---|---|
| TSMC CoWoS 생산능력 | 월 약 7.5만 장(2025) → 약 12~13만 장(2026말 exit-rate) | 증설 전망 |
| 2026년 CoWoS 수요 | 약 100만 장/년 추정 | 추정 |
| 엔비디아 점유 | CoWoS 약 60% 선점, 2026~27 증설분 절반 이상 예약 | 추정 |
| 실질 병목 | 웨이퍼 착공(전공정)보다 패키징 할당 | 사실 |
표 출처: CoWoS capacity·수요 — siliconanalysts·oplexa 집계 / 엔비디아 점유 — Digitimes / 기준일 2026-Q1~Q2. capacity·점유는 추정·전망치. 생산능력은 월(月) exit-rate, 수요는 연(年) 환산이라 단위가 다름에 유의.
숫자를 맞춰 보면 이렇다. 12~13만 장은 월 생산능력이고, 그것도 2026년 말에야 도달하는 exit-rate다. 연중 램프업 평균으로 잡으면 2026년 실제 공급은 연 100만 장 수요에 못 미친다. 증설을 해도 매진이 풀리지 않는 이유다. 엔비디아 한 곳이 CoWoS의 약 60%를 쥐고 증설분 절반 이상을 미리 예약해, 라인이 수년치로 채워졌다. 그래서 GPU 공급의 상한은 로직 다이를 찍는 전공정보다 패키징 할당이 먼저 정한다.
물론 패키징만 유일한 제약은 아니다. HBM 자체 공급량, ABF 기판, 전력 공급도 동시에 빡빡하다. CoWoS도 유일해는 아니어서 인텔 EMIB·Foveros, 삼성 I-Cube, 글래스 인터포저 같은 대안이 병목을 푸는 변수가 된다. 다만 현시점에서 가장 먼저 한도를 거는 결속 제약은 CoWoS 할당이다.
이 후공정은 한 회사 안에서 다 끝나지도 않는다. 상당 부분이 OSAT(외주 조립·테스트)에 의존하고, OSAT 매출의 약 73%가 아시아에 몰려 있다. ASE·Amkor 두 곳이 40% 이상, 상위 3사가 60% 이상을 점한다. 무역 마찰 탓에 말레이시아·베트남·필리핀으로 분산이 진행 중이다. TSMC조차 패키징의 단순 공정 일부를 ASE·Amkor에 외주한다. 병목이 후공정으로 쏠렸다는 건, 그 병목이 특정 지역과 소수 기업에 집중돼 있다는 뜻이기도 하다.
통제선은 HBM으로 확장됐다
가치와 병목이 후공정에 모이면, 그 지점이 지정학적 지렛대가 된다. 그동안 대중국 반도체 통제는 EUV 노광장비 같은 전공정 리소그래피 장비에 집중돼 있었다. 그 장비 통제는 그대로 유지된 채, 통제선이 후공정 제품으로 한 겹 더 확장됐다.
미국 상무부 BIS는 2024년 12월, 첨단 HBM의 대중국 수출을 사상 처음 국가단위로 막았다. 기준은 메모리 대역폭 밀도 2GB/s/mm² 초과. 목적은 중국의 AI 칩 생산 역량을 늦추는 것이다. EUV 장비 통제(전공정)는 그대로 두고, HBM이라는 후공정 적층 메모리에 대한 제품 통제가 새로 더해진 것이다. 통제가 발효되기 직전, 화웨이 등 중국 기업은 삼성 HBM 약 700만 개(10억 달러 이상으로 추정)를 사재기한 것으로 알려졌다. 막으려는 쪽과 비축하려는 쪽 모두가, 무엇이 통제 표적인지 같은 판단을 한 셈이다.
표적인 만큼 점유 경쟁도 치열하다. 2026년 2분기 HBM 시장은 SK하이닉스 62%, 마이크론 21%, 삼성 17%로, 마이크론이 삼성을 추월했다. HBM4 본격 양산은 2026년 3분기부터이며, 엔비디아 차세대 가속기에 들어갈 HBM4 물량은 SK하이닉스가 다수를 가져갈 전망이다.
| 무게중심 | 옛 인식 (전공정) | 지금 (후공정) | 근거 |
|---|---|---|---|
| 성능 엔진 | 트랜지스터 미세화 | 통합(하이브리드 본딩·면적밀도 약 100배) | IRDS·TSMC |
| 마진 | 노드 미세화·파운드리 단가 | HBM 고마진·SK하이닉스 OPM 72% | Yole·SK하이닉스 |
| 병목 | 웨이퍼 착공 | CoWoS 할당 매진 | siliconanalysts·oplexa |
| 통제 표적 | EUV 장비(여전히 유지) | HBM·패키징 제품 통제 추가 | BIS·CSIS |
표 출처: 본문 각 절의 출처와 동일(아래 ## 출처 참조). 지정학 행은 '이동'이 아니라 '추가'(EUV 통제 유지 + HBM 통제 신설).
다만 선을 분명히 그어야 한다. 후공정이 전공정을 대체한 것은 아니다. HBM도, CoWoS 위에 얹는 로직 다이도 결국 전공정이 찍어낸 산물이고, 전공정의 최첨단 노드 역시 똑같이 매진이다. 더 정확히 말하면, 무게중심은 '후공정'이라는 한 공정 단계가 아니라 메모리(HBM)와 통합(패키징)이라는 서로 다른 두 지점으로 쏠렸다. 바뀐 것은 가치사슬의 무게중심이다. 성능을 끌어올리는 마지막 한 걸음, 그리고 그 걸음에서 생기는 마진·병목·레버리지가, 트랜지스터를 새기는 단계에서 다이를 통합하는 단계로 옮겨갔다.
그래서 AI 반도체를 읽을 때 볼 신호도 바뀐다. 공정 노드가 몇 나노냐만큼이나, 패키징 할당이 누구에게 얼마나 갔는지, HBM 점유가 어떻게 움직이는지, 수출통제 선이 어디 그어지는지가 같은 무게로 중요해졌다.
한 걸음 더 들어가면, 무게중심이 '옮겨갔다'는 건 곧 소수의 통합 사업자에게 수렴했다는 뜻이다. 성능·마진·병목·통제 레버리지가 TSMC의 패키징, SK하이닉스의 HBM, 아시아에 몰린 소수 OSAT로 응축된다. 누가 그 자리를 쥐었느냐가 N2 같은 노드 경쟁보다 더 큰 가격결정력을 만들고, 동시에 더 큰 단일점 리스크를 만든다. 노드 미세화 헤드라인은 오히려 후행 지표에 가깝다.
남는 질문은 이 수렴이 구조적이냐, AI 사이클 정점의 일시적 현상이냐다. SK하이닉스의 영업이익률 72%는 평균회귀를 피하기 어려운 사이클 정점일 수 있다. 이 이동이 되돌려질지는 CoWoS 증설이 수요를 따라잡는 속도, HBM 선계약 만기, 매진 해소 시점이 가른다. 후공정의 "後"는, 적어도 지금은, 순서를 가리킬 뿐 중요도를 가리키지 않는다.
- imec, "Is Moore's law dead?" (IRDS · More than Moore) — https://www.imec-int.com/en/semiconductor-education-and-workforce-development/microchips/moores-law/moores-law-dead (기준일 2026-06)
- WikiChip, "Chip-on-Wafer-on-Substrate (CoWoS) — TSMC" — https://en.wikichip.org/wiki/tsmc/cowos (기준일 2026-06)
- Tom's Hardware, "TSMC SoIC 3D stacking roadmap … 6-micron to 4.5-micron in 2029" (원출처: TSMC 발표) — https://www.tomshardware.com/tech-industry/semiconductors/tsmc-soic-3d-stacking-roadmap-outlines-path-from-6-micron-pitches-today-to-4-5-micron-in-2029-fujitsus-monaka-cpu-to-benefit-from-face-to-face-chiplet-stacking (기준일 2026-02)
- PatSnap, "Chiplet interconnect tech 2026: UCIe, HBM4 & packaging" (원출처: UCIe 컨소시엄) — https://www.patsnap.com/resources/blog/articles/chiplet-interconnect-tech-2026-ucie-hbm4-packaging/ (기준일 2026-06)
- Yole Group, "Advanced packaging market set to reach $79.4 billion by 2030" — https://www.yolegroup.com/press-release/advanced-packaging-market-set-to-reach-79-4-billion-by-2030/ (2030 전망)
- Digitimes, "CoWoS capacity emerges as AI bottleneck … 80% CAGR" — https://www.digitimes.com/news/a20260410VL204/packaging-capacity-tsmc-nvidia-demand.html (기준일 2026-04)
- Silicon Analysts, "Foundry Allocation Status Q1 2026 (CoWoS sold out)" — https://siliconanalysts.com/analysis/foundry-allocation-status-q1-2026 (기준일 2026-Q1)
- Digitimes, "TSMC expands CoWoS capacity with Nvidia booking over half for 2026-27" — https://www.digitimes.com/news/a20251210PD218/tsmc-cowos-capacity-nvidia-equipment.html (기준일 2025-12)
- CNBC, "SK Hynix posts record first-quarter profit" (원출처: SK하이닉스 실적발표) — https://www.cnbc.com/2026/04/23/sk-hynix-earnings-ai-memory-shortage-hbm-demand.html (기준일 2026-04-23)
- Counterpoint Research, "Global DRAM and HBM Market Share: Quarterly" — https://counterpointresearch.com/en/insights/global-dram-and-hbm-market-share (기준일 2026-Q2, 발표 2026-06-08)
- CSIS, "Understanding the Biden Administration's Updated Export Controls" (원출처: 美 상무부 BIS) — https://www.csis.org/analysis/understanding-biden-administrations-updated-export-controls (기준일 2024-12)
- CNN Business, "What is high bandwidth memory and why is the US trying to block China's access to it?" — https://www.cnn.com/2024/12/08/tech/us-china-hbm-chips-hnk-intl (기준일 2024-12)
- Mordor Intelligence, "OSAT Market" / TEEPTRAK, "Semiconductor OSAT backend 2027" — https://www.mordorintelligence.com/industry-reports/osat-market · https://teeptrak.com/en/semiconductor-osat-backend-taiwan-malaysia-vietnam-2027/ (기준일 2025)
- 3D InCites, "Affordable and Comprehensive Design-for-Test of 3D Stacking Die Devices" — https://www.3dincites.com/2024/02/affordable-and-comprehensive-design-for-test-of-3d-stacking-die-devices/ (기준일 2024-02)
- ---
- <sub>이 글은 AI와 함께 다차원으로 분석, 검증하고 집필자가 검수했습니다.</sub>